在拥有了足够成熟且强大的设计能力之后,AMD的工程师大幅度提升了Zen 5核心流水线宽度,ROB重排序缓冲区(Reorder Buffer)从原来的320个条目指令提高到了448个条目指令,增加了40%。
更宽的流水线,让Zen 5核心可以容纳更多的算术逻辑单元(ALU)和地址生成单元(AGU)。
Zen 4架构每个整数寄存器中包含了4个ALU和3个AGU,而Zen 5则分别提升到了6个和4个。特别是至关重要的ALU单元数量相比上代增加了50%,这也意味着Zen 5核心在相同周期内能处理更多的指令集。
配套的调度器数量也大幅度增长!
Zen 4拥有3x24一体化ALU/AGU Scheduler和单独的1x24 ALU Scheduler,总计是96个。Zen 5则设计了88 ALU Scheduler和56 AGU Scheduler,理论上可提升50%的运算吞吐量。 2、更快的L1/L2缓存
Zen 5主要改进了一级数据缓存(L1 Date Cache),从Zen 4的8路32KB提升到了12路48KB。
同时,通往一级缓存、浮点单元的最大带宽,也比上代翻了一番,并改进了相应的数据预取。
二级缓存的容量没有变化,依旧是每核心1MB,但是链路通道从8路倍增到了16路。简单的说,就是L2带宽翻倍。
更快的L1/L2缓存能让Zen 5核心拥有更稳定的峰值性能。 3、更高效的同构大小核设计
酷睿第12代处理器开始采用大小核策略让Intel一时风头无两,大核玩游戏,小核提升多线程性能。
核心数量和多线程性能上的劣势让AMD略显被动,而代号为“Strix Point”的Ryzen AI 300系列处理器就是AMD首次采用混合核心设计的产品。